パソコン用ディスプレイに 表示してみよう

画面サイズに合わせてアナログRGB出力回路を作る

江崎雅康/岩田正雄

今回使用するパソコン用ディスプレイのサイズは V G A (640 × 480 ピクセル) である. この仕様に合わせて、FPG A で信号を作る方法を紹介する. (編集部)

1. アナログ RGB インターフェース信号

アナログRGB信号は,現在もパソコン表示装置の標準インターフェース信号として使われています.コネクタは写真1の15ピン・シュリンクDサブ・コネクタが使われています.

表示デバイスは CRT から液晶に代わりましたが,信号 仕様は基本的に変わっていません.アナログ RGB 出力信号 は表1に示すように,3原色アナログ画像信号である,

- R(赤)
- G(緑)
- ●B(青)

および,

- ●水平同期信号(Hsync)
- ●垂直同期信号(Vsync)

の5本で構成されています.



写真1 15 ピン・シュリンク D サブ・コネクタ

eyWord

この5種類の信号で市販のパソコン用表示装置にカラー 画像を表示します.

画像ベースボード CQ-SP3EDW は付属基板上の Spartan-3E を使ってこのアナログ RGB 信号を生成します. 図1はその回路図です.

付属基板搭載のFPGAから出力されるディジタルの画像データ信号である。

- ●R(赤) LR[5,4,3,2,1,0,-1,-2]
- ●G(緑) LG[5,4,3,2,1,0,-1,-2]
- ●B(青) LB[5,4,3,2,1,0,-1,-2]

は, A-D コンバータ「ADV7125」でアナログ画像信号に変

表1 アナログ RGB インターフェースのシュリンク 15 ピン・コネクタの信号配列

画像データ信号はアナログ値・水平/垂直同期信号はディジタル信号・パソコンのアナログRGB画面表示の基本はこの5本の信号・

ピン番号	機能		
1	画像データ(R:赤)		
2	画像データ(G:緑)		
3	画像データ(B:青)		
4	-		
5	-		
6	グラウンド(GND)		
7	グラウンド(GND) グラウンド(GND)		
8			
9	-		
10	グラウンド(GND)		
11	グラウンド(GND)		
12	-		
13	水平同期信号(Hsync)		
14	垂直同期信号(Vsync)		
15	-		

アナログ RGB インターフェース, 15 ピン D サブ・コネクタ, 画像用 D-A コンバータ, ADV7125, 垂直同期信号繰り返し周波数, 水平走査線数, ピクセル・クロック




図1 アナログRGB 出力回路

水平/垂直同期信号はFPGAから出力される信号をシュリンク15ピン・コネクタに直結.画像データ信号はADV7125でアナログ信号に変換.

換されます.

図では画像信号入力は8ビットで表示されていますが, 付属基板の場合はピン数の制約で,

LR[5,4,3,2,1,0,-1,-2]

LG[5,4,3,2,1,0,-1,-2]

LB[5,4,3,2,1,0,-1,-2]

の各6ビットのみ有効です.

残りの各2ビットはプルダウンしています.将来,付属 基板を208ピンのSpartan-3E搭載基板に交換した場合は, フル8ビットのアナログ出力もできるようにしました.

ADV7125 に入力している

● ピクセル・クロック LCLK

● ブランキング信号(負論理) nLBLANK

●複合同期信号(負論理) nLSYNC

は,画像データの変換に必要な信号です.

垂直/水平同期信号は直接,画像ベースボード上の15ピン・シュリンクDサブ・コネクタに出力しています.

P1の15ピンのシュリンクDサブ・コネクタに市販のパソコン用表示装置(CRT,液晶)の信号ケーブルを接続すると,VGAカラー表示ができます.

2. VGA画像信号のタイミング設計

図2 は今回設計したアナログ RGB 信号の VGA(640 × 480 ピクセル)画面タイミング図,表2 はタイミング・パラメータです.

このアナログ RGB 信号のタイミング仕様は家庭用テレビ から発達してきた経緯を反映しています. テレビの同期信号は,次の通りです.

● 垂直同期信号繰り返し周波数 60Hz

●1画面の水平走査線数 525本インターレース 今回の設計では表示画面の同期信号は液晶モジュールおよびディジタルCMOSカメラとの同期設計を考えて,


● ピクセル・クロック 24MHz

● 垂直繰り返し周波数 60Hz

●1画面の水平走査線数 525本ノン・インターレース で設計することにしました.

これらのパラメータを液晶モジュールやディジタル CMOSカメラと一致させておくと、

● 液晶表示モジュールと同期信号および出力データ線を共



通にできる.

义2

- カメラの画像入力信号をスルー表示させる時のタイミン グ設計が容易.
- カメラ画像をメモリに記憶させる場合でも垂直繰り返し 周波数やピクセル・クロック周波数を一致させるとタイ ミング設計が容易.

などのメリットがあります.

図2の同期信号タイミング図に示すように, CRT ディス プレイは陰極線によって作られる光のポイントを左右に走 査(水平走査)することにより水平1ライン分の画像を表示 します. 光の点が左端から右端まで走査し, 再び左端まで 帰ってくる期間を「全水平走査期間」と呼びます、そのうち 画面表示期間は「水平表示期間」, 左端に帰る期間は「水平 帰線期間」と呼びます.

VGA 画面の場合,水平表示期間は640 ピクセルです.残 りの期間は走査線が右端から左端に戻る時間で,水平同期 信号を境にしてそれぞれ「フロント・ポーチ」、「バック・ ポーチ」と呼ばれています.

VGA 画面の同期信号の標準値は表2のように決めました が、繰り返し周波数は標準値から多少ずれていてもかまい ません.表示装置の同期周波数に引き込まれて安定した画

表2 同期信号のタイミング・パラメータ

今回の設計に用いたパラメータはディジタル CMOS カメラ,液晶モジュー ルとの同期設計を容易にすることを考慮して決定した.

パラメータ	水平走査		垂直走査		
7,7,7-7	時間	クロック数	時間	走査線数	
周期	31.8 µs	764	16.7ms	525	
表示期間	26.7 µs	640	15.3ms	480	
フロント・ポーチ	667 ns	16	318µs	10	
同期パルス幅	2.67 µs	64	63.7 µs	2	
バック・ポーチ	1.83 µs	44	1.05ms	33	

像が表示されるからです.

ピクセル・クロックは液晶表示モジュールおよびCMOS カメラの標準値に合わせて24MHz, FPGAの基本クロッ クはその2倍の48MHzとしました.

繰り返し周波数を60Hz,1画面あたりの総水平走査線数 を525本とすると,水平走査線あたりのピクセル・クロッ ク数は,次のようになります.

 $24.000.000 \div 60 \div 525$ 761.90 今回の設計ではCMOSカメラの仕様に合わせて,

- ●ピクセル・クロック数/Hsync: 764
- 水平走査線数/1フレーム:525

としました.

その結果,垂直繰り返し周波数は,次のようになります.

 $24.000.000 \div 764 \div 525 = 59.835...$

ピクセル・クロック 24MHz は、付属基板上の水晶発振器を取り替えないと変更できません。しかし、その他のタイミング・パラメータは VHDL 記述によって自由に変えられます。

3.3 チャネル画像用 D-A コンバータ ADV7125

図3(a)は画像用 D-A コンバータ「ADV7125」(米国 Analog Devices 社)の内部ブロック図,図3(b)はパッケージ信号配列です.

ADV7125には表3に示す4種類のクロック速度オプショ

ンがあります.今回の画像ベースボードは24MHzですから,いちばん低コストの「ADV7125KST50」を使いました.

ADV7125には8ビット高速D-A コンバータが3チャネル 入っています.画像ベースボードの回路では,8ビットの うち上位6ビットをFPGAのデータ信号に接続し,下位2 ビットは抵抗でプルダウンし00に設定しています.

8 ビットの画像データは図4 に示すようにピクセル・クロック CLOCK の立ち上りエッジでサンプリングされアナログ信号に変換されます.

アナログ出力信号の伝送インピーダンス75 とマッチングさせるため, ADV7125の出力端 IOR, IOG, IOBを75でプルダウンします. 画像ベースボードは集合抵抗を使




図3 3 チャネル8 ビット高速ビデオ D-A コンバータ ADV7125

赤(R), 緑(G), 青(B)の3原色用に8ビット高速D-A コンバータが3チャネル内蔵されている.入力画像データはピクセル・クロック(CLOCK)に同期してデータ・レジスタにセットされてアナログ信号に変換される.

表3 3 チャネル8 ビット高速ビデオ D-A コン バータ ADV7125 のクロック速度オプション

Analog Devices 社の D-A コンバータ ADV7125 には 50MHz ~ 330MHz まで4ランクのスピード・オプ ションがある.

品 番	クロック速度オプション
ADV7125KST50	50 M Hz
ADV7125KST140	140 M Hz
ADV7125JST240	240 M Hz
ADV7125JST330	330 M Hz




図4 3 チャネル8 ビット高速ビデオ D-A コンバータ ADV7125 のタイミング(単位:ns)

入力画像データはピクセル・クロック(CLOCK)の立ち上がリエッジに同期して データ・レジスタにセットされる.

用し、その調達の都合により82 を使っています.

ADV7125の R_{SET} 端子とグラウンド間には画像信号のフルスケールを調節するための抵抗を接続します.

同期信号 SYNC, ブランキング信号 BLANK は, 図5 に示すように,アナログ RGB 出力の信号レベルをコントロールします.

ADV7125の同期信号端子 SYNC に複合同期信号を入力すると, 図5に示すようにG(緑)信号に同期信号が重畳されます.この必要がないときは同期信号端子 SYNC は"L"に固定します.

4. 同期信号などの生成

図6はVGA制御回路のブロック図です.Spartan-3Eボードに実装した発振器の48MHzクロックを分周した24MHzをピクセル・クロックとします.

これを基準に表4のタイミング設計で水平/垂直同期信号, ブランキング信号を作ります.24MHzを764分周して水平 同期信号,さらに525分周して垂直同期信号を作ります.

この同期カウンタのタイミングをベースに,

◆水平同期信号 Hsync◆垂直同期信号 Vsync

● ブランキング信号 nLBLANK

など必要な同期信号を作ります.ピクセル・クロック (LCLK)はそのまま出力します.

この同期カウンタの表示期間(640 x 480 ピクセル)にあわせて画像データを出力します.フレーム・メモリから画像データを読み出す場合はカウンタ値からアドレスを算出します.

リスト1 は**表**3 に従って記述した VHDL のソースです. では内部信号.

24MHz クロック信号 clk24

水平カウンタh_counter垂直カウンタv_counter

を定義しています.

水平カウンタは0~763,垂直カウンタは0~524まで変化するので,どちらも10ビット必要です.

は24MHzクロックの生成 , は水平/垂直カウンタを 記述しています . は水平同期信号 Hsync , 垂直同期信号 Vsync , ブランキング信号 nLBANK の記述です .




図6 VGA 制御回路ブロック図

24MHz ピクセル・クロックをベースに,水平同期カウンタ(764 進),垂直同期カウンタ(525 進)により VGA 表示のタイミング信号を生成する.

表4 カウンタ値によるタイミング設計

水平カウンタ,垂直カウンタの値をベースに各同期信号,プランキング信号を生成する.

パラメータ	水平カウンタ		垂直カウンタ		
	開始値	終了値	開始値	終了値	
周期	0	763	0	524	
表示期間	0	639	0	479	
ブランキング	640	763	480	524	
同期パルス	640 + 16	640 + 16 + 63	480 + 10	480+10+1	




図5 RGB **ビデオ出力波形**

アナログ RGB 信号にブランキング(BLANK)信号 , 同期(SYNC) 信号を含む場合のレベルを規定 .

リスト1 同期信号,プランキング信号の生成

```
signal clk24
                : std_logic;
signal h_counter : std_logic_vector (9 downto 0);
                                                             内部信号の定義
signal v_counter : std_logic_vector (9 downto 0);
begin
process (clk48 in)
begin
     if clk48_in'event and clk48_in='1' then
                                                          クロック分周により
           clk24<=not clk24;
                                                          24MHzを生成
     end if:
end process;
process (clk24)
                                                               764進カウンタ
     if clk24'event and clk24='1' then
               if(h_counter<763) then
                                                               525進カウンタ
                        h_counter<=h_counter+1;
               else
                        h counter<=(othes=>'0'):
                        if(v_counter<524) then</pre>
                                 v_counter<=v counter+1;</pre>
                                 v counter<=(othes=>'0');
                        end if;
               end if:
     end if:
end process;
Hsync='0' when h counter>=640+16 and
           h counter<640+16+96 else '1';
                                                  水平同期信号,垂直同期信号
Vsync<='0' when v_counter>=480+10 and
            v counter<480+10+2 else '1';
                                                  ブランキング信号の生成
nLBLANK<='0' when h_counter>=640 or
           v counter>=480 else '1';
```

図7 フランス国旗の色

水平同期カウンタの値に応じて色データを変えると,フランスの国旗ができる.

表5 フランス国旗の表示データ


水平カウンタの値に応じて表示色データを決定する.

水平カウンタ	表示色	赤(R)	緑(G)	青(B)
0 ~ 212	青	0	0	1
213 ~ 426	白	1	1	1
427 ~ 639	赤	1	0	0



写真2 フランス国旗の表示

リスト2 フランス国旗のカラー・ドット出力



5. カラー信号の生成

まず簡単なカラー・パターンの例として,フランスの国旗を表示するカラー・ドット出力信号を生成してみましょう.フランス国旗はご存じのように,「自由」,「平等」,「博愛」を表す青,白,赤の領域が横に並んでいます(図7).

これを 640×480 ドットの領域内で表示するには水平カウンタが $0 \sim 639$ まで変化する途中で表示色を切り替えます. 表 5 に示すように水平カウンタの値に応じて 3 原色をコントロールします.

VHDL記述をリスト2に示します.

では3原色の状態を表す内部信号ベクトルrgbを定義しています.ビット並びの上位から,赤,緑,青の成分のあるなしを'1','0'で表現します.

では水平カウンタの値によって表示色が青,白,赤になるようにrgbの各ビットを立てています.

では, rgbの状態をR(赤), G(緑), B(青)各色の出力端子に反映しています.

たとえば rgb(2)が 0 なら LR5 ~ LR0 はすべて'0', rgb (2)が'1'なら LR5 ~ LR0 はすべて'1'となるようにして います.

全体の VHDL のソースを**リスト**3 に示します. ビデオ用 D-A コンバータ ADV7125 の制御信号線については,

リスト3 フランス国旗の表示プログラム

```
process (clk24)
-- Engineer:
                   Masao Iwata
                                                                   begin
                                                                     if clk24'event and clk24='1' then
                   2007/05/05
-- Create Date:
                                                                         if (h counter<763) then
-- Design Name:
                   france
-- Module Name:
                  CQ VGA1 - Behavioral
                                                                              h counter<=h counter+1:
library IEEE;
                                                                              h counter<=(others=>'0');
use IEEE.STD LOGIC 1164.ALL;
                                                                              if (v counter<524) then
use IEEE.STD LOGIC ARITH.ALL
                                                                                   v_counter<=v_counter+1;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
                                                                                  v counter<=(others=>'0');
entity CQ VGA1 is
                                                                              end if;
  port(clk48 in: in std logic;
                                                                         end if.
       T.P
               : out std_logic_vector(5 downto 0);
                                                                     end if.
       LG
               : out std_logic_vector(5 downto 0);
                                                                   end process:
       T.B
               : out std_logic_vector(5 downto 0);
       nLSYNC : out std_logic;
       nLBLANK : out std_logic;
                                                                   hs <= '0' when h counter>= (640+16) and
                                                                               h counter<(640+16+64) else '1':
       T<sub>1</sub>CT<sub>1</sub>K
              : out std logic;
       nLPSAVE : out std_logic;
                                                                   vs \le 0' when v_{counter} = (480+10) and
                                                                               v counter<(480+10+2) else '1':
       Hsync : out std logic:
                                                                   bl<='0' when h_counter>=640 or v_counter>=480 else '1';
       Vsync
              : out std logic
end CQ VGA1;
                                                                   nLSYNC<='1':
                                                                   nLBLANK<=bl;
architecture Behavioral of CQ VGA1 is
                                                                   LCLK<=clk24:
                                                                   nLPSAVE<='1':
signal clk24
                 : std logic;
                                                                   Hsync<=hs;
signal h_counter : std_logic_vector(9 downto 0);
                                                                   Vsync<=vs;
signal v counter : std logic vector(9 downto 0);
signal hs,vs,bl : std_logic;
                                                                   rgb<="001" when h counter<213
signal rgb
                 : std_logic_vector(2 downto 0);
                                                                        "111" when h_counter<427 else
                                                                                                                 カラー信号生成
begin
                                                                   LR<=(others=>rgb(2));
                                                                   LG<=(others=>rqb(1));
process (clk48 in)
                                                                   LB<=(others=>rgb(0));
begin
  if clk48 in'event and clk48 in='1' then
                                                                   end Behavioral:
               clk24<=not clk24:
  end if;
end process;
```

LCLK(クロック入力) ピクセル・クロック CLK24 nLPSAVE, nLSYNC 常時 High(インアクティブ) となるようにしました. 写真2 は表示画面です.

6.8色カラー・バーの表示

次に図8の8色カラー・バーを表示させてみましょう.カラー・バーはカラー・テレビの調整用に用いられる標準表示画面です.アナログRGB回路,TFT液晶表示回路の場合も簡単にカラー信号の確認ができるので便利な画面です.

フランス国旗の表示(リスト3)のカラー信号生成記述部 (灰色の部分)をリスト4に示すように変更するだけです. 写真3は表示画面です.

7. 市松模様の表示

次に図9の64×64ピクセルの白色・青色タイルによる

市松模様を表示させてみましょう.これも**リスト**3の灰色の部分を変更するだけで簡単にできます.

水平,垂直カウンタの64の重みのある下から数えて第6ビット目の内容が 0','1'と変化するごとに色を変えればよいわけです.市松模様はパターンが水平,垂直両方向に交互に入れ替わっています.

水平カウンタの第6ビット目と垂直カウンタの第6ビット目とで排他的論理和をとって,その結果で色を決定するようにしました.リスト3の灰色の部分をリスト5のように書き換えます.写真4は表示画面です.

8. 赤と緑による二次元グラデーションの表示

これまでの設計例は8色表示であり,画像ベースボードのD-A コンバータが生かされていません. 図10に示すように水平,垂直方向に原色の明るさを徐々に変化させてグラ

リスト4 8 色カラー・パーの VHDL 記述(リスト3 の灰色の部分を変更)

```
rgb<= "000" when h_counter<80 else

"001" when h_counter<160 else

"010" when h_counter<240 else

"011" when h_counter<320 else

"100" when h_counter<400 else

"101" when h_counter<480 else

"110" when h_counter<560 else "111" ;
```



図8 8**色カラー・バー**

カラー・テレビの調整用に用いられる標準表示画面 . 色の発色を人目で確認できる .



写真3 8**色カラー・バーの表**示

リスト5 市松模様のVHDL記述(リスト3の灰色の部分を変更)

rgb<="111" when h_counter(6)='1' xor v counter(6)='1' else "001";




図9 市松模様

水平/垂直同期カウンタの6 ビット目の変化に応じて色 を変えるとできる.




写真4 市松模様の表示

リスト6 2 次元グラデーションの VHDL 記述(リスト3 の灰色の部分を変更)

LR<=h_counter(9 downto 5);
LG<=v_counter(9 downto 5);
LB<="10100";</pre>




図10 2次元グラデーション 虹のような徐々に変化する模様.



写真5 2 次元グラデーションの 表示

デーションの表示をさせてみましょう.市松模様表示の応用です.

タイルの大きさは32 × 32 ピクセルとします.水平方向の解像度は640 ピクセル,垂直方向のそれは480 ピクセルですから,横方向に20枚,縦方向には15枚のタイルが並びます.横方向に赤色の明るさを,縦方向に緑色の明るさを変化させます.青色の明るさは20で一定とします.

まずリスト3の内部信号 rgb を削除し,リスト6に示すようにLR,LGに水平カウンタ,垂直カウンタの上位5ビットを代入します.

いかがでしょう、写真5に示すきれいなグラデーションが表示されたと思います、画像回路はVHDL記述の結果をすぐ目で確認できます、

緑と青,赤と青など組み合わせを変えるなど,お気に入

リスト7 秒カウンタのVHDL記述

```
Masao Twata
                                                                     process (clk24)
-- Engineer:
-- Create Date:
                   2007/05/05
                                                                     begin
                                                                          if clk24'event and clk24='0' then
-- Design Name:
                    sec counter
                    CQ_VGA2 - Behavioral
-- Module Name:
                                                                                    if cnt25<23999999 then
-- library IEEE;
                                                                                       cnt25<=cnt25+1;
use IEEE.STD LOGIC 1164.ALL;
                                                                                     else
use IEEE.STD LOGIC ARITH.ALL;
                                                                                      cnt25<=(others=>'0');
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                                          end if;
entity CQ VGA2 is
                                                                     end process:
 port(clk48 in: in std logic;
       LR
               : out std_logic_vector(5 downto 0);
                                                                     process (cnt25(24))
       T.C
                : out std_logic_vector(5 downto 0);
                                                                     begin
       T.B
                : out std_logic_vector(5 downto 0);
                                                                          if cnt25(24)'event and cnt25(24)='0' then
       nLSYNC : out std_logic;
                                                                                    if cnt<9 then
       nLBLANK : out std_logic;
                                                                                       cnt<=cnt+1:
       T.CT.K
              : out std logic;
                                                                                     else
       nLPSAVE : out std_logic;
                                                                                       cnt <= (others=>'0') .
       Hsync : out std_logic;
                                                                                     end if:
                                                                          end if:
       Vsync
              : out std logic
                                                                     end process:
       ) :
end CO VGA2:
                                                                     process (cnt)
architecture Behavioral of CQ VGA2 is
                                                                     begin
                                                                           case cnt is
                                                                               when "0000" => segment <= "1111110";</pre>
signal clk24
                 : std logic;
signal h_counter : std_logic_vector(9 downto 0);
                                                                               when "0001" => segment <= "0110000";
signal v_counter : std_logic_vector(9 downto 0);
                                                                               when "0010" => segment <= "1101101";
signal hs,vs,bl : std_logic;
                                                                               when "0011" => segment <= "1111001";
              : std_logic_vector(2 downto 0);
: std_logic;
signal rgb
                                                                               when "0100" => segment <= "0110011";</pre>
signal dot
                                                                               when "0101" => segment <= "1011011";
signal back_color: std_logic_vector(14 downto 0)
                                                                               when "0110" => segment <= "1011111";</pre>
                                                                               when "0111" => segment <= "1110000";</pre>
                 :="00000000001111";
                                                                               when "1000" => segment <= "11111111";</pre>
signal segment
                 : std_logic_vector(7 downto 1)
                                                                               when "1001" => segment <= "1111011";</pre>
                 :="1111011"; --9
                 : std_logic_vector (24 downto 0);
                                                                               when others => segment <= "1001000";
signal cnt.25
                 : std_logic_vector (3 downto 0);
signal cnt
                                                                           end case:
                                                                     end process:
begin
                                                                     dot <=
                                                                           '1' when segment(7)='1' and h counter>=280+16
process (clk48 in)
                                                                     and h_counter<280+64 and v_counter>=196
begin
 if clk48_in'event and clk48_in='1' then
                                                                     and v_counter<196+12 else
               clk24<=not clk24;
                                                                           '1' when segment(6)='1' and h counter>=280+68
                                                                     and h_counter<280+80 and v_counter>=196+6
                                                                     and v counter<196+54 else
end process;
                                                                           '1' when segment(5)='1' and h_counter>=280+68
process (clk24)
                                                                     and h_counter<280+80 and v_counter>=196+58
                                                                     and v_counter<196+106 else
  if clk24'event and clk24='1' then
                                                                           '1' when segment(4)='1' and h_counter>=280+16
     if (h_counter<763) then</pre>
                                                                     and h_counter<280+64 and v_counter>=196+102
           h_counter<=h_counter+1;
                                                                     and v_counter<196+114 else
                                                                           '1' when segment(3)='1' and h_counter>=280
           h counter <= (others => '0');
                                                                     and h_counter<280+12 and v_counter>=196+58
           if (v_counter<524) then</pre>
                                                                     and v_counter<196+106 else</pre>
                                                                           '1' when segment(2)='1' and h_counter>=280
               v_counter<=v_counter+1;
                                                                     and h_{counter<280+12} and v_{counter>=196+6}
               v counter<=(others=>'0');
                                                                     and v_counter<196+54 else
                                                                           '1' when segment(1)='1' and h counter>=280+16
           end if;
                                                                     and h_counter<280+64 and v_counter>=196+50
      end if:
                                                                     and v_counter<196+62 else
end process;
                                                                           '0';
                                                                     LR<="1111111" when dot='1' else back_color(14 downto 10);
LG<="1111111" when dot='1' else back_color(9 downto 5);</pre>
hs \le 0' when h_counter = (640+16) and
             h_counter<(640+16+64) else '1';
                                                                     LB<="111111" when dot='1' else back_color(4 downto 0);
vs \le 0' when v_counter = (480+10) and
             v_counter<(480+10+2) else '1';
                                                                     end Behavioral;
bl<='0' when h_counter>=640 or v_counter>=480 else '1';
nLSYNC<='1'
nLBLANK<=bl:
LCLK<=clk24 ·
nLPSAVE<='1':
Hsync<=hs;
Vsvnc<=vs:
```

図 12 **秒カウンタの**構成

写真6

数字表示

24MHz のピクセル・クロックからカウンタにより秒信号をつくり,7セグメントで表示する.




図11 数字表示レイアウト

画面上に7セグメントにより数字を表現する.



りのグラデーション画面を作りながら VHDL 記述の学習を してみませんか.

9. 数字の7セグメント表示と秒カウンタ

RGB ディスプレイ画面上に図11 に示すような7セグメントで数字を表示する回路を設計しました.

そして図12に示すように秒カウンタを設計し,表示してみました. リスト7はそのVHDL記述,写真6はその表示例です.

えさき・まさやす, いわた・まさお

画像ベースボード,ディジタル CMOS カメラ,TFT 液晶モジュール,JTAG ケーブル頒布のご案内

本特集執筆のために開発した「画像ベースボード CQ-SP3EDW」を,読者の方の学習に役立てていただくため,希望者に頒布します. 本特集で扱った「ディジタル CMOS カメラ」,「TFT 液晶モジュール」も継続的に供給することが可能になりました.学習および研究開発にお役立てください.また,今回は雑誌記事のための特別頒布のため,メーカに直接のお問い合わせはご遠慮ください.

Spartan-3E付属基板を手軽にお使いいただくために, JTAG ダウンロード回路基板を作りました. 25 ピン D サブ・コネクタにケーブルが接続されています. 信頼性保証はしませんが十分実績のある回路です.

上記基板および部品をご希望の方は,申し込み者の氏名,住所,電話番号/FAX番号/メール・アドレス,下記の表のコピーに必要な数と価格をご記入の上,下記の申し込み先にFAXが郵送でお申し込みください.なお,お申し込みの受け付けは2009年7月30日までといたします.代金引換便でお送りしますので,代金は商品と引き換えに配送業者にお支払いください.銀行振込をご希望の方は請求書を発行します

ので、前金でお振り込み願います、詳しくは下記 URL を参照ください。

〔お申し込み先〕

〒501-6257 **岐阜県羽島市福寿町平方**2-51 **ワークショップ岐阜羽島**2F

(株)イーエスピー企画

Design Wave Magazine8 月号 部品頒布係

電話: 058-397-0660 FAX: 058-397-0661 http://www.esp.co.jp/

基板・部品名	品番	消費税込み 単価	数量	価 格
画像ベースボード(完成品 .VHDLソース CD-ROM 付き)	CQ-SP3EDW	13,000円	台	円
JTAGダウンロード基板 (コネクタ,ケーブル付き)	X-cable	3,000円	台	円
ディジタルCMOSカメラ 〔レンズ2種類(4枚+IRレンズ構成の 標準レンズと6枚+IRレンズ構成の 広角レンズ),接続FPCケーブル付き〕	KBCR-M03VG	11,000円	台	円
5.7 インチ TFT 液晶表示モジュール (タッチパネル,接続 FPC ケーブル付き)	TCG057VGLAD-G00	32,000円	台	円
送料(代金引換便)		1,000円	1 🗇	1,000円
合計				円